Közelednek az első 3 nanométeres chipek

A tajvani vállalat következő nagy durranásának számító 3 nanométer tömegtermelése már a jövő év második felében beindulhat. Jelenleg a próbagyártás folyik, amennyiben pedig minden a tervek szerint halad, nagyjából egy év múlva már piacra is kerülhetnek az első termékek, vélhetően az Apple jóvoltából. A TSMC szerint nagyobb volumenben majd csak később, 2023 első negyedévében indul be a termelés, azonban arról nincs információ, hogy ez számszerűen mit jelent.

A senior horizonton túl: a staff meg a többiek Senior tapasztalati szint fölött van még pár egzotikus lépcsőfok, illetve a mögöttük rejtőző elvárások.

A tajvani bérgyártó N3 jelölésű technológiája legfeljebb 70 százalékkal növelheti a tranzisztorsűrűséget az N5-höz, vagyis a cég 5 nanométeréhez képest, ami azonos mennyiségű tranzisztorral kalkulálva akár 35-40 százalékkal kisebb területű chipeket is jelenthet. Disszipáció, illetve a tranzisztorteljesítmény tekintetében már jóval kisebb ugrást ígér az N3, hisz előbbinél 25-30, utóbbinál pedig csak 10-15 százalékos lehet a javulás dizájntól függően - de nem egyszerre. A végleges érték attól függ, a tervezésnél melyik tulajdonságot részesítik előnyben a mérnökök.

Mindeközben a TSMC már a 3 nanométer ráncfelvarrásán is dolgozik, amely 2023-2024 környékén kerülhet piacra. Az N3E (E: extended) kódnevű finomhangolás valamivel magasabb tranzisztorteljesítményt, illetve alacsonyabb disszipációt hozhat majd, az előrelépés azonban vélhetően 10 százalék alatt marad az N3-hoz képest. A ráncfelvarrás előnye, hogy a chiptervező partnerek kisebb befektetés mellett növelhetik egyes dizájnjaik órajelét vagy csökkenthetik azok fogyasztását.

Az N3E feladata annak az űrnek a kitöltése lesz, ami a 3 és 2 nanométer között lesz. A TSMC egyelőre mélyen hallgat a 2025-re ígért csíkszélesség részleteiről. A vállalat sejtelmesen mindössze annyit közölt, hogy megjelenésekor a piac legversenyképesebb eljárása lesz az N2.