A világ legkisebb SRAM celláját készítette el az IBM, a Toshiba és az AMD
Az IBM, a Toshiba és az AMD közösen fejlesztették ki a világ legkisebb SRAM memóriacelláját, amelyhez nemplanáris térvezérelt (FinFET) tranzisztorokat használtak. Az eddigi legparányibb működő SRAM cella mindössze 0,128 négyzetmikron méretű. Az áttörésről a San Franciscó-i International Electron Devices Meeting (IEDM) rendezvényen számoltak be a vállalatok.
A FinFET tranzisztorok a formájukról kapták a nevüket: amint az a képen is látható, a tranzisztor a planáris megoldásokhoz képest térben 90 fokkal (azaz az oldalára) el van forgatva, a forrás (source) és az elektródanyelő (drain) pedig egy terelőszárnyra vagy uszonyra (fin) hasonlító szilíciumlapon kapott helyet, melyet satuszerűen fog közre a vezérlőelektróda (gate). Ez a struktúra egy SOI (silicon on insulator) rétegen ül. A csupán 0,128 négyzetmikron alapterületű SRAM cella megépítéséhez nem csak a tranzisztor struktúráját tervezték újra, hanem magas K együtthatójú dielektrikumot és fém kapuoxidot is felhasználtak.
A miniatürizálása érdekében a planáris tranzisztorok használatakor a gyártók egyre több szennyezőanyagot adagolnak a szilíciumhoz, ezzel azonban nem kívánt variancia jelenik meg a gyártásban, ami rontja az áramkör stabilitását. A FinFET tranzisztorok esetében nincs szükség a csatorna szennyezésére -- áll az IBM által kiadott anyagban.
A kutatók szimuláltak egy 22 nanométeres eljárással gyártott, 0,063 négyzetmikronos, FinFET-alapú SRAM cella viselkedését, és azt találták, hogy a a FinFET tranzisztorok használatával a chipek még 22 nanométeres vagy annál kisebb csíkszélességű technológiával is kis varianciával gyárthatók a planáris tranzisztorokhoz képest, ami összességében nagyobb kihozatalt és megbízhatóbb áramköröket jelent.
Az IBM-hez hasonlóan az Intel is a nemplanáris tranzisztorokban látja a jövőt. A Nagy Kék kétkapus elgondolásától eltérően az Intel három kapuval próbálkozik: a FinFET tranzisztorhoz hasonlóan a forrás és a nyelő a szubsztrátból kiemelkedő vezetéken kap helyet, amelyet azonban három oldalán érintve (tri-gate) satuszerűen fog közre a kapuelektróda. Az Intel várhatóan a 2009 végén érkező 32 nanométeres technológiájában használja majd a háromkapus tranzisztort.