Szerző: Bizó Dániel

2007. december 12. 13:54:28

Tavasszal indulhatnak meg újra a négymagos Opteronok szállításai

Amint arról a HWSW is beszámolt, az AMD egy túlságosan későn felfedezett hiba kapcsán úgy döntött, leállítja négymagos Opteron processzorainak szállításait , míg azt szilíciumon nem korrigálják. A vállalat az új revíziót januárra várják, melyet igen alapos tesztelésnek vetnek alá. Ez alapján a Barcelona és az azzal szerelt szerverek a második negyedév eleje felé válhatnak tömegesen hozzáférhetővé -- ami egyúttal azt is jelenti, hogy a hetekben próbagyártásba kerülő, 45 nanométeres Shanghai legkorábban év vége felé várható.

[HWSW] Amint arról a HWSW is beszámolt, az AMD egy túlságosan későn felfedezett hiba kapcsán úgy döntött, leállítja négymagos Opteron processzorainak szállításait, míg azt szilíciumon nem korrigálják. A vállalat az új revíziót januárra várják, melyet igen alapos tesztelésnek vetnek alá. Ez alapján a Barcelona és az azzal szerelt szerverek a második negyedév eleje felé válhatnak tömegesen hozzáférhetővé -- ami egyúttal azt is jelenti, hogy a hetekben próbagyártásba kerülő, 45 nanométeres Shanghai legkorábban év vége felé várható.

Későn felismert hiba

Mario Rivas, az AMD processzorokért és chipsetekért felelős alelnöke a ChannelWebnek adott interjúja során elmondta, hogy az AMD a négymagos Opteron szeptemberi rajtját követően csak fedezett fel egy jelenséget a processzorban, mely adatsérülést okozhat. A mérnökök azonban csak november közepére azonosították éles környezetben is előfordulható komoly hibaként azt. A szoftveres hibajavítások kidolgozását követően hozták meg azt a nehéz döntést a cégnél, hogy mivel a hiba valódi szerverek esetében megbízhatóságbeli vagy teljesítménybeli aggályokat vet fel, ezért értesíteni kell a partnereket, és felfüggeszteni a szállításokat.

Lényegében a cache-koherencia lehetséges sérüléseként lehetne tömören összefoglalni a 298-as hibaként dokumentált jelenséget. Ahogyan az AMD megfogalmazza, lehetséges egy igen rövid időablak, mikor az egyik maghoz tartozó másodszintű gyorsítótárban (L2 cache) a címfordítási tábla frissítés alatt áll ugyan, de nem kerül zárolásra, így a harmadszintű (L3 cache) gyorsítótárba másolva más magok kezdenek el dolgozni az alapján -- ezzel sérül a koherencia. A probléma oka, hogy a címfordítási tábla állapotát jelző bitek nem változnak meg "atomi" időben, így cache-műveletek férkőzhetnek be ebbe az ablakba.

Fontos ez?
A mai nagyteljesítményű processzorok az emberiség által valaha alkotott legbonyolultabb eszközöknek tekinthetőek. A Barcelona négy egymással kommunikáló mikroprocesszort integrál egyetlen szilíciumszeletre, összesen 463 millió tranzisztorból épül fel, 11 rétegű réz összeköttetéssel, mellyel méltán érdemli ki a legkomplexebb x86-os processzor címét.

Ennek a bonyolult felépítésnek természetes következménye, hogy elkerülhetetlenül hibák keletkeznek az architektúrában és elektronikai implementációban, pont ugyanúgy, ahogyan a szoftverek többségénél (sajnos) mára teljesen természetes az állandó hibajavítás. A processzorok rendkívül szigorú és alapos hibakeresési és javítási ciklusokon esnek át mielőtt piacra kerülnek, ezzel együtt is mindegyikben több tucat dokumentált hibáról tudni, legyen szó AMD, IBM, Intel vagy másmilyen gyártásúról. A többnyire valószínűtlen hibák nagy része sosem kerül javításra szilíciumon, mert vagy jelentéktelen, vagy szoftveresen kezelhető.

Az AMD esetében a valódi gondot az okozza, hogy olyan hibára bukkant, ami miatt saját imidzsének és a bizalom fenntartása érdekében fel kellett függesztenie a szerverváltozatok szállításait egy üzletileg kritikus szituációban.
Nem érdekes a Phenomoknál

A hiba, mely akár rendszerfagyáshoz is vezethet, nemcsak szervereken fordulhat elő, ugyanakkor rendkívül alacsony valószínűsége miatt kritikus alkalmazásokat nem futtató asztali környezetben nem vet fel komoly gyakorlati problémákat. Ennek megfelelően az AMD továbbra is szállítja négymagos Phenom chipjeit 2,2 és 2,3 gigahertzes órajeleken, Spider platformjával egyetemben. A felhasználók akár úgy is dönthetnek, hogy kikapcsolják a szoftveres hibajavítást, mely változó mértékű teljesítménycsökkenést okoz a memóriahozzáférés lassítása miatt -- számítás- és memóriaintenzív alkalmazásoknál ilyenkor 5-15 százalék közötti degradáció várható.

Biztosan csúsznak a 45 nanométeres processzorok

A napokban zajlik az International Electron Device Meeting (IEDM), mely a félvezető-technológiában érdekelt vállalatok éves világkonferenciájának tekinthető. Az IEDM-en John Pellerin, az AMD gyártástechnológiai fejlesztésekért felelős igazgatója az EE Timesnak úgy nyilatkozott, hogy továbbra is 2008 első felére tervezik a 45 nanométeres gyártástechnológia felfuttatását, így az év második felében megindulhatnak az így készült chipek szállításai. Pellerin tehát láthatóan bizakodó az új eljárás kihozatalával kapcsolatban, így előállhat az a pénzügyileg felettébb kellemetlen helyzet, hogy a 45 nanométeres tömegtermelés beindításához a designra kell várni.

Rivas ugyanis interjújában januárt jelölte meg az első 45 nanométeres prototípus processzorok elkészültének idejeként. A komplex, nagyteljesítményű chipek validációjának hosszadalmas folyamata miatt ez évvégi piaci premiert vetít előre legkorábban, figyelembe véve azt is, hogy a Shanghai a Barcelona nagyrészt "egyszerű", 45 nanométeres miniatürizációjának tekinthető (C-revízió, ahogyan Rivas fogalmazott), nagyobb L3 cache-sel, és koherens HT3 linkekkel -- egy korábbi megjelenés ráadásul márcsak a Barcelona termék életciklusának szempontjából sem valószínű.

a címlapról