Mellékleteink: HUP | Gamekapocs
Keres
Felhőből visszaköltözéstől egészen egy banki malware evolúciójáig. Üzemeltetői és IT-biztonsági meetupokkal érkezünk!

Újabb áttörés az SSD-k számára

Bizó Dániel, 2009. augusztus 11. 18:13
Ez a cikk több évvel ezelőtt születetett, ezért előfordulhat, hogy a tartalma már elavult.
Frissebb anyagokat találhatsz a keresőnk segítségével:

Elkészült a hárombites cellaszervezésű NAND flash mememóriájával az Intel és a Micron. A bejelentés az SSD-árak újabb jelentős csökkenésének lehetőségét vetítik előre.

hirdetés

Az Intel és a Micron közös vállalkozásában, az IM Flash Technologiesben készült el a 3 bites MLC (multi-level cell) NAND flash chippel, melyet 34 nanométeres csíkszélességű gyártástechnológián állít elő. Mivel a 34 nanométeres félvezetőeljáráson már tömegtermelés folyik, és a memóriachipek nem igényelnek a logikai chipekéhez hasonlóan hosszadalmas tesztelést, ezért már a negyedik negyedévben megindulhat a kereskedelmi termelés, így akár már jövő év elején felbukkanhatnak az első az ilyen chipekkel szerelt SSD-k.

Demonstrációként egy 32 gigabites, vagy 4 gigabájtos chipet prezentált a két vállalat, melyről állítják, a ma elérhető legköltséghatékonyabb, mivel mindössze 126 négyzetmilliméter a felülete. Ez valószínűleg nem sokáig  lesz így, hiszen a Toshiba 32 nanométeres eljárással szintén 3 bites 32 gigabites chipet jelentett be még év elején, méghozzá 113 négyzetmilliméteres felülettel, és az idei év második felére ígéri a tömegtermelés beindítását. Sőt, a NAND flash chiptechnológiát eredetileg kifejlesztő Toshiba tovább is emelte a tétet, és 4 bites MLC NAND chipet is bejelentett, 64 gigabites kapacitással, és 244,5 négyzetmilliméteres területtel.

A cégek versenyfutása nem véletlen, a flash memóriák piacán az egységnyi bitkapacitás előállítási költsége dönt életről és halálról, miközben a technológia teljesítményével szembeni elvárások is folyamatosan nőnek, főként az SSD-kben történő felhasználás hatására. Az Intel néhány hete csökkentette 50-60 százalékkal elsősorban notebookokba szánt X25-M SSD-inek árát, miután felfuttatta 34 nanométeres termelését. Az ezekben felhasznált chipek 2 bites MLC szervezésűek, vagyis a 3 bites chipek további mintegy 20-30 százalékos csökkentésre nyitnak lehetőséget rövid időn belül. Az Intel egyúttal fellebbentette, hogy a 20 nanométeres osztályú félvezető eljárást akár már idén bemutathatják, vagyis jövőre feleződhetnek az SSD-árak.

Az Intel kommünikéje ugyanakkor egyelőre nem tárgyalja, hogy a 3 bites MLC chipek mennyi teljesítményt veszítenek 2 bites elődeikhez képest, ha veszítenek, ami főként az írási sebességre jellemző a NAND flash chipek esetében. A chipszintű csökkenést az Intel a meghajtó szintjén orvosolhatja a chipek vezérlésén keresztül, hiszen párhuzamosan 10 csatornán használják azokat a jelenlegi SSD meghajtók is, szétosztva a chipek közt az adatokat.

Facebook

Mit gondolsz? Mondd el!

Adatvédelmi okokból az adott hír megosztása előtt mindig aktiválnod kell a gombot! Ezzel a megoldással harmadik fél nem tudja nyomon követni a tevékenységedet a HWSW-n, ez pedig közös érdekünk.
4-4 klassz téma a HWSW júniusi üzemeltetői és IT-biztonsági meetupjain. Nézz meg a programot!