A Motorola DRAM-vezérlőt integrálna a jövőben megjelenő PowerPC chipjeibe
[EE Times] A memória sávszélességének maximalizálása és a késleltetés minimálisra csökkentése érdekében a Motorola várhatóan DRAM-vezérlőt is épít a jövőben megjelenő PowerPC processzoraiba.
Mivel a DRAM-ok teljesítménye nem nő olyan mértékben, mint a processzorok órajele és számítási teljesítménye, a tervezőknek rendszerint cache memóriákkal kell áthidalni a különbséget.
Azonban sokak szerint a processzorokra integrált cache memóriák mérete kezdi elérni azt a kritikus méretet, amely fölött a már jár teljesítménynövekeséssel a bővítés - legalábbis ez a helyzet a hálózati alkalmazásokban.
Ami a Motorola jelenlegi PowerPC csúcsmodelljét illeti, a 867 MHz-es processzor 256 kbyte másodszintű cache-el rendelkezik és legfeljebb 2 MByte méretű harmadszintű gyorsítótárat támogat. Azonban a jövőben a vállalat már nem szeretné tovább növelni a cache méretét, mert az túl sok helyet foglal a magon, ami megnöveli a gyártási költségeket.
A Motorola ezért döntött a DRAM vezérlő integrálásáa mellett, bár a vállalat egyelőre nem árulta el, milyen típusú memóriát fognak támogatni a jövő PowerPC chipjei. A beépített DRAM vezérlő révén a processzor mindenféle külső busz nélkül, direkt érheti el a memóriát. Ezzel jelentősen növelhető az adatáteresztő képesség és csökkenthető a késleltetés - ez a két faktor rendkívül fontos hálózati alkalmazás esetén.
"Sokkal több értelme van nagysebességű memóriavezérlőt építeni a processzorokba. Ha a processzor külső buszon csatlakozik a memóriához, a külső buszhoz kell igazodni. Ahelyett, hogy éheztetnénk, olyan gyorsan tömhetjük adatokkal, ahogy csak lehet" - mondta Raj Handa, a Motorola PowerPC platformért felelős részlegének igazgatója.
A Motorola az utóbbi időben egyre inkább a hálózati alkalmazásokat célozza meg PowerPC processzoraival -- méghozzá sikerrel, hiszen az iparági vezető Cisco Systems is bejelentette, hogy használja routereiben az MP7450 chipet.
A cache memória jelentősen növeli a teljesítményt, ha számítás-igényes alkalmazásokról van szó, hiszen újra és újra felhaszálásra kerülő adatok vagy programrészletek tárolhatók benne. Azonban a packet adatok teljesen véletlenszerűek, és a cache által nyújtott előny a hálózati alkalmazásokban elveszik - állítja Kevin Silver, a hálózati processzorok memória-alrendszereit tervező Denali Software marketingért felelő alelnöke.
"Cache alkalmazásánál megtippeljük, milyen adatokra lesz a legközelebb szükség. Azonban a packeteknél nincs lehetőség tippelésre. A hálózati alkalmazások egészen speciális memóriarendszert igényelnek, hogy nagy sávszélességet és alacsony késleltetést érjenek el" - mondta Silver.