Gyorsan készül a 10 nanométeres eljárás az Intelnél

Az új processzorok mellett az alapkutatásokról és a következő generációs eljárások fejlesztéséről is szívesen beszél az Intel. A cég a héten zajló ISSCC nemzetközi félvezetőipari konferencián mutat be néhányat a folyó kutatásokból, ezekről a vállalat képviselői röviden konferenciahíváson tájékoztatták a sajtó képviselőit.

Robog a 10 nanométer

Tanultunk a 14 nanométeres eljárás csúszásából - állítja az Intel, a cég ígérete szerint a következő lépcsőfok, a 10 nanométeres technológia több lépcsőfokánál is jelentős átalakulást kapott a fejlesztés menete. A 14 nanométer indulását a vállalat bevallása szerint az tolta el, hogy a korábban szokásoshoz képest jóval több tesztelési kört kellett megfutni. A 14 nanométernél ugyanis az Intel egy új megközelítést használ a megvilágítás előtti maszkoláshoz: korábban kevesebb általános litográfiás maszkot használt a gyártás során a vállalat, az új eljárás azonban több, a processzor részeire külön optimalizált maszkot használ. A meglévő tesztelési eljárások és infrastruktúra ezt nem tudta kielégíteni. A csúszást jól illusztrálja, hogy a vállalat 2013 eleji tervei szerint a 22 nanométernek 2011-ben, a 14 nanométernek pedig 2013-ban kellett volna készen lenni, idén pedig már 10 nanométeres processzorok jöttek volna - ehhez a terméktervhez képest mintegy másfél-két éves csúszásban van a vállalat.

Nyerd meg az 5 darab, 1000 eurós Craft konferenciajegy egyikét! A kétnapos, nemzetközi fejlesztői konferencia apropójából a HWSW kraftie nyereményjátékot indít.

A megoldás, amit a 10 nanométer fejlesztésénél már aktívan használ az Intel, a tesztelés menetének alapos átdolgozása - az új folyamatok már számolnak a korábbinál komplexebb maszkolási eljárással. A tesztprotokollok átírásával javult a tesztelés hatékonysága, a csapatok hamarabb megkapják a megmunkált próbaostyákat (wafer), így kevesebb várakozás van a rendszerben. Hogy pontosan mennyivel? Az Intel szerint a 10 nanométer gyártásra előkészítése fele annyi időt emészt fel, mint a 14 nanométer - az új módszerek tehát tényleg gyorsnak bizonyultak.

A félvezetőgyártás gazdaságtana

A szilíciumchipek gyártása a méretgazdaságosság klasszikus esete. A kutatás-fejlesztésre költött százmillió dollárok és a gyártóberendezések sokmilliárdos költsége úgy vált elviselhetővé, hogy a gyártó azt lapkák százmillióira osztotta szét. A végtermék árában a határköltség, a nyersanyag és a megmunkálás változó költsége viszonylag szerény hányadot tett ki, ezért a gyártók elemi érdeke volt a volumen maximalizálása, a piac méretének és a piaci részesedésnek növelése - minden áron.

Az egyre kisebb tranzisztorokkal azonban ez a gazdasági modell fokozatosan elkezd felborulni. Ugyan a fix költségek, mint az üzemek modernizálása és a kutatás-fejlesztés is meredeken emelkedik, de a már említett határköltség is aggasztó mértékben elkezdett növekedni, ahogy a processzorok előállításához újabb anyagokra és komplexebb, költségesebb eljárásokra kell átállni. Az Intel filozófiája, hogy az ilyen új technológiák bevezetését addig halasztja, amíg lehetséges - nem véletlen, hogy a cég sosem alkalmazta például a SOI (silicon-on-insulator) eljárást, amely ugyan ragyogó karakterisztikával rendelkezik, a határköltséget azonban jelentősen megemeli.

Egyébként a fent említett egyedi maszkolás is ugyanezt a logikát követi. Az egyes maszkok előállítása elképesztően drága folyamat, amely rengeteg erőforrást és tesztelést igényel. Az egyedi maszk révén azonban jobban optimalizált processzorok állíthatóak elő és csökkenthető a határköltség, a fix költségek rovására. Összességében az Intel szerint mégis megérte a váltás, a gyártás teljes életciklusára számítva takarékosabb a megközelítés.

A 10 nanométeres és az azt követő 7 nanométeres eljárás azonban szükségessé teszi az ilyen megoldások kényszerű használatát. Az egyik ilyen az úgynevezett III-V anyagok használata, ez olyan ötvözeteket jelent, amelyek a periódusos rendszer III-as (bór) csoportjának egy tagját kombinálják az V-ös főcsoport (nitrogén) egy elemével. Az Intel szerint ezek az anyagok nagyon ígéretesnek bizonyultak eddig, pontosabb részleteket azonban a gyártó nem tett közzé. Szintén felmerült az EUV litográfia használata, amely a processzoronkénti költségek növelését hozná - ezért az Intel újfent a késleltetés mellett döntött.

Rétegzett processzorok - drága, de jó

Szintén a költség a gátja a rétegzett (marketinges nyelven 3D) processzorok elterjedésének. Az ilyen, több rétegű processzorok nagyon kis helyigénnyel rendelkeznek, a speciális szendvicsszerkezet kialakítása azonban kifejezetten drága, ezért csak a prémium pozicionálású termékek esetében kifizetődő. A helytakarékosság mellett a rétegzett felépítés másik előnye, hogy az egyes rétegek készülhetnek eltérő eljárással, így például a CPU, a GPU, a jelfeldolgozó (DSP), mobil modem és integrált memória mind-mind az ideális tranzisztortípussal, az ideális technológiával készülhet.

Ez a logika érvényes a "2.D szerkezetű" integrált egységekre is, ami a két processzoregység közös alapra helyezését jelenti. A 2.5D szorosabb integrációt jelent, mint a közös tokozás, és lehetővé teszi, hogy a két (vagy több) szilícium lapka (die) eltérő eljárással készüljön. Az eltérő eljárást nem véletlenül hangsúlyozza az Intel, az optimális technológia használatával ugyanis jelentősen csökkenthető a teljes egység fogyasztása.

14 nanométer - új szerepben

Az Intel 14 nanométeres processzorai már egy ideje megvásárolhatóak kereskedelmi forgalomban, a fejlesztő csapat most azon dolgozik, hogy az eljárást a CPU-kon túl más áramköri egységekre is optimalizálja. A konferencián a vállalat beszámol például egy új generációs adattovábbító (serializer/deserializer transmitter) kifejlesztéséről. Az áramköri egység NRZ (non-return zero) és PAM4 (négyszintű pulse-amplitude modulation) módban is képes működni, és mindössze 0,03 négyzetmilliméter helyet foglal. Az egység maximális sebessége 40 gigabit.

Egy másik új fejlesztés egy szuperalacsony fogyasztású, 10 gigabites soros csatoló. Ehhez az Intel szintén a 14 nanométeres eljárást használta fel, az eredmény a mindössze 0,065 négyzetmilliméteres, 59 milliwattos egység. A fejlesztésben az alacsony fogyasztás mellett a jel tisztasága is fontos szerepet kapott, az egység a küldő-fogadó ablakot (eye) a forgalom függvényében rugalmasan tudja alakítani.

A legnagyobb dobásnak a 14 nanométeres SRAM fejlesztése ígérkezik. A gyártó szerint az új típusú tranzisztorok segítségével sikerült megduplázni a kapacitássűrűséget, 14,5 megabitre négyzetmillimiéterenként. Ennél is fontosabb, hogy a 22 nanométerhez képest nagyot javult az SRAM feszültségkarakterisztikája, amely így 0,6 volton képes 1,5 GHz-es sebességre, a csúcs pedig magasabb feszültség mellett 3 GHz. A cég eddig 10,5 megabájtos SRAM lapkákat tesztelt, a kapacitás azonban 12 megabájtra és valamivel afölé is tud skálázódni. A fejlesztést az Intel különböző beágyazott lapkákban tervezi felhasználni, a dedikált SRAM modulokhoz (amit például az Iris Pro grafikához használ) ez a fejlesztés egyelőre nem alkalmas.

Izgalmas kísérletek 22 nanométeren

A 14 nanométeres eljárás még nagyon frissnek számít, így sok úttörő kutatáshoz a jobban kiismert, alaposabban feltérképezett 22 nanométert használják az Intel mérnökei. Az egyik ilyen kutatás az adaptív vezérlőket célozza, ez például a flash alapú tárolásban hozhat áttörést. Az új vezérlő ugyanis valós időben figyeli a hibaarányt és tud változtatni az időzítésen illetve a feszültségen. Ezzel képes kezelni a flash modulok öregedésével és gyártási sajátosságaival kapcsolatos egyedi eltéréseket, így magasabb sebességet és hosszabb élettartalmot tud belőlük kisajtolni.

A másik bemutatott kísérleti lapka egy újfajta dinamikus feszültségszabályozó, amely a jelenlegi megoldásoknál hatékonyabban tudja követni a processzorok által igényelt, folyamatosan változó feszültségeket. A bemutatott megoldás alacsony feszültségekre LDO (low dropout regulator), magas feszültségre pedig SCVR (switched capacitor voltage regulator) egységet használ, ezek kombinált használatával 75-82 százalékos fogyasztáscsökkentést tudott elérni tesztkörnyezetben a lapka.