Szerző: Barna József

2003. október 07. 12:42:05

Gyártópartnert vált a Transmeta

A Transmeta ma sajtóközleményben számolt be arról, hogy az energiatakarékos Efficeon processzor 90 nanométeres csíkszélességet igénylő következő generációs változatait a Fujitsu Semiconductor gyártja majd. A processzorgyártó vállalat gyártópartnere eddig a tajvani TSMC volt.

A Transmeta ma sajtóközleményben számolt be arról, hogy az energiatakarékos Efficeon processzor 90 nanométeres csíkszélességet igénylő következő generációs változatait a Fujitsu Semiconductor gyártja majd. A processzorgyártó vállalat gyártópartnere eddig a tajvani TSMC volt.

A Transmeta az idén széleskörű felmérést végzett a szerződéses gyártók körében, és azt találta, hogy a Fujitsu Semiconductor 90 nanométeres megoldása nyújtja a legmegfelelőbb teljesítményt a vizsgált alternatívák közül. Így a következő generációs Efficeon processzorok a japán vállalat CS100 elnevezésű technológiájával készülnek majd, mely 40 nanométeres kapuhosszal rendelkező tranzisztorok és akár 11-rétegű fémhuzalozás alkalmazását is lehetővé teszi. Az új lapkák sorozatgyártása 2004 második felében indul meg a Fujitsu Tokióhoz közeli üzemében.

A Transmeta gyártópartnere kezdetektől fogva a TSMC volt, a váltást feltehetően a tajvani szerződéses gyártó 90 nanométeres technológiájának kiforratlansága és a korábbi gyártástechnológiai konverziókkal kapcsolatos rossz tapasztalatok indokolták. Amint az ismert, a TSMC üzemeiben hosszú időn át problémák voltak a 0,13 mikronos csíkszélességet igénylő TM5800 gyártásával, ami miatt a Transmeta komoly bevételektől esett el.

Amint arról hírt adtunk, a jelenlegi 128 bites szóhosszal dolgozó Transmeta-architektúrával szemben az Efficeon 256 bites VLIW (Very Long Instruction Word -- hosszú utasításszavú) processzor lesz, ami egyben azt is jelenti, hogy a TM5x00-nél órajelenként kétszer több utasítás feldolgozására képes. A chip integrált DDR400 SDRAM memóriavezérlőt és 4x AGP-vezérlőt tartalmaz, valamint a nyolcadik generációs AMD processzorokhoz hasonlóan HyperTransport interfészen keresztül kommunikál a külvilággal.

Az új lapka a jelenlegi modelleknél 47%-kal kedvezőbb fogyasztási paraméterekkel rendelkezik, míg teljesítménye azok 2-3,5-szerese. A teljesítménynövekedés a hatékonyabb Code Morphing-implementációnak is köszönhető. A Code Morphing alkalmazás feladata, hogy az x86 utasításokat valós időben öntse a Crusoe VLIW-magja által értelmezhető és végrehajtható formába. A Code Morphing szoftver optimalizálásával anélkül növelhető a Crusoe chipek számítási sebessége, hogy a szilíciumon változtatni kellene. A várhatóan 1,4 GHz körüli órajelen debütáló lapka első generációja 0,13 mikronos csíkszélességgel készül a tajvani TSMC gyáraiban.

A vállalat a jövő héten megrendezésre kerülő Microprocessor Forum rendezvényen hozza nyilvánosságra a processzor teljesítményadatait. A modell elsőként mininotebookokban és tablet PC-kben jelenik meg a negyedik negyedév során, majd -- a vállalat reményei szerint -- a jövő évtől standard méretű noteszgépekben is feltűnik.

Az október 25-26-án rendezett eseményen közel ötven nemzetközi előadó is színpadra áll, 16 országból - a leggyorsabb jegyvásárlók pedig ESP32-alapú hacking badge-et is kapnak!

a címlapról